https://finance.technews.tw/2018/02/17/apple-yangtze-memory-nand-flash/
根據《日本經濟新聞》的報導，手機大廠蘋果正與中國記憶體廠商長江存儲（Yangtze Memory Technology Corp）進行談判，計劃未來從長江存儲採購提供 iPhone 和 iPad 所用的 NAND Flash 快閃記憶體。一旦確認，這將是蘋果首次向中國廠商採購供 iPhone 和 iPad 所用的 NAND 快閃記憶體。 報導中指出，未來如果雙方就採購 NAND Flash 快閃記憶體一事達成協議，蘋果初期將從長江存儲採購少量的 NAND Flash 快閃記憶體。而對於會有這樣的協議，蘋果是不是出與中國壓力下的決定不全並不清楚，但是這樣的交易將會幫助蘋果在中國市場的銷售。 目前，蘋果的 NAND Flash 快閃記憶體供應商有多家，包括南韓三星、日本東芝以及美國的威騰電子。但在最近兩年，NAND Flash 快閃記憶體價格的不斷上漲，使得包括蘋果在內的智慧手機製造商在快閃記憶體晶片方面的採購花費也越來越高，使得蘋果不得不尋求分散供應的來源。 長江存儲的生產線位於武漢市，市值約 240 億美元，預計在 2018 年稍晚才要開始生產 NAND Flash 快閃記憶體。因此，雙方就算達成協議，長江存儲最快也要等到 2019 年才能交貨。而業界人士指出，長江存儲可能要到 2020 年之後才能生產出夠多符合蘋果要求的產品。 另外，針對蘋果與長江存儲就採購記憶體一事進行談判，其結果不僅有利於就近採購快閃記憶體來使用於 iPhone 和 iPad 的組裝，導入新的供應商還能使蘋果在與供應商的價格談判中握有更多的籌碼，以爭取更好的價格。 不過，值得注意的是，如果蘋果和長江存儲達成協議，那麼長江存儲就將成為中國首家向蘋果供應快閃記憶體晶片的廠商，這對於整個產業及蘋果供應鏈會產生什麼樣的影響，還必須持續的觀察。 （首圖來源：三星）
https://archive.eettaiwan.com/www.eettaiwan.com/ART_8800610711_628626_NT_3c554b46.HTM
就在主要 NAND 快閃記憶體製造商竭力朝2x-nm甚至1x-nm製程世代邁進，以期延續既有 NAND Flash 技術壽命之際，旺宏(MXIC)提出的 3D NAND Flash 架構為未來3~5年該領域的進展投下了變數。
旺宏運用自行研發的BE-SONOS (barrier engineering) charge-trapping技術，搭配三維垂直閘極 (3D vertical gate, 3D VG) 記憶體單元結構，為3D NAND Flash提供了進一步微縮尺寸及提升效能的解決方案。
NAND Flash平均每12~15個月即跨越一個製程世代，速度遠快於摩爾定律的18個月。自今年第一季開始，包括IMFT和Samsung都宣告已邁入2x-nm製程世代。然而，目前採用平面(planar)技術的2D NAND Flash卻不斷地面臨製程微縮所帶來的各種挑戰。
“首當其衝的是可靠性問題，”旺宏電子總經理盧志遠指出，當記憶體單元尺寸不斷微縮之際，能夠容納的電子數量也隨之減少，這很容易提供電子漏失的比率，導致可靠性降低。例如，“在大約50nm製程世代，記憶體單元內的電子數量還能維持在100多個，但當微縮到1x-nm左右時，電子數可能會降到10個左右了。”
因此，無論是每單元3位元，或是每單元4位元，這些跟隨製程微縮所發展出來的提高記憶體容量的架構都存在著可靠性問題，最多只能應用在一些消費裝置上，盧志遠說。
不久前，業界普遍認為NAND Flash會在2x-nm遭遇瓶頸。但隨著該領域主導廠商陸續宣佈導入2x-nm製程，目前業界認為10nm很有可能成為NAND Flash的微縮極限。這也激起了廠商開發可實現更大容量3D記憶體技術的興趣。旺宏電子的3D VG (Virtical Gate) NAND架構便是其中一種。
旺宏目前開發出的3D NAND Flash，是採用75奈米 BE-SONOS charge-trapping技術，透過組合8層結構單元，將每個單元記憶體(cell size)面積縮小至 0.0014 (μm)2，幾乎相等於採用25nm製程的浮閘(floating gate) NAND元件。
“從成本角度來看，我們的3D NAND Flash採用的是既有的75nm設備及技術，相較之下，會比採用最先進25nm製程的元件更便宜，”盧志遠表示。
旺宏3D VG NAND架構的另一項創新之處，在於它消除了晶粒堆疊架構中最常見的干擾問題。除了旺宏的3D VG外，3D記憶體技術還包括P-BiCS(Pipe-shaped Bit Cost Scalable), TCAT(Terabit Cell Array Transistor)及VSAT(Vertical Stacked Array Transistor)等。然而，在3D結構下，鄰近記憶體單元間的相互干擾一直是潛在問題，特別是垂直方向的干擾。
目前，幾乎所有3D記憶體架構的電流都是垂直流動或呈U型流動，層與層之間的記憶體晶粒很容易產生相互干擾(Z-Interference)。而旺宏的3D VG架構採用三平面相交成一點，以決定記憶體位置。3D VG架構中的電流是沿Y軸水平流動，消除了記憶體晶粒間的電流干擾問題、減小記憶體厚度、增加層數，進而可提升記憶體密度，並具有較好的讀取電流以及多位元記憶能力。
旺宏的3D VG NAND架構。
盧志遠表示，其BE-SONOS技術加上3D VG架構，為下世代大容量NAND Flash提出了一條更經濟、更有效益的發展途徑。“現有的浮閘技術無法再適用於發展3D NAND了，因為該架構是將電荷儲存在浮閘中，而浮閘本身為導體，為防止電荷流動，每個浮閘都必須絕緣，這使其不利於發展3D堆疊。而SONOS本身即為絕緣體和電荷儲存所，在發展3D記憶體時可以簡化許多開發步驟。”
據國際半導體發展藍圖(ITRS)預估，2014年起，NAND Flash將面臨根本性的技術革新──單元架構將從浮閘逐步過渡到電荷擷取(CT)和3D，以便讓NAND Flash持續微縮。
目前旺宏所展示的8層75nm 3D VG NAND Flash採用一體成形製造法。傳統單晶片重複式堆疊(monolithic)技術每堆疊一層即需要5~8層光罩，成本驚人。而所謂一體成形製造法是在第一層NAND上使用27道光罩，但隨後連續成長8層後，便只需一道光罩。該方法在2007年由東芝提出，其Bit Cost scalable (BiCS) TFT SONOS便是採用這種技術。目前，三星(Samsung)的TACT、VSAT；東芝的P-BiCS和旺宏的VG，都屬於一體成形3D記憶體技術，預計可大幅削減生產成本。
旺宏尚未宣佈將涉足NAND Flash市場。儘表示未來會視市場需求決定是否生產或是尋求合作夥伴。
旺宏的3D記憶體論文已獲VLSI大會評選為2010年八篇重要焦點論文(Highlight Paper)之一，並受邀於VLSI大會中展現該項成果。 (鄧榮惠)
| 
