▲聯電。（圖／資料照）
記者周康玉／台北報導
聯電今（2）日宣布，全球面積最小、使用22奈米製程技術的USB 2.0通過矽驗證，展現聯電22奈米製程成技術就緒。
新的晶片設計可使用22奈米設計準則或遵循28奈米到22奈米的轉換流程（Porting Methodology），無需更改現有的28奈米設計架構，因此客戶可放心地使用新的晶片設計或直接從28奈米移轉到更先進的22奈米製程。
聯電矽智財研發暨設計支援處陳元輝處長表示，聯電致力於提供世界領先的晶圓專工特殊技術，並持續推出新的特殊製程技術，用以服務於5G、物聯網和車用的快速增長晶片市場。我們很高興能為客戶推出極具競爭力的22奈米製程技術，主要提昇性能、面積和易於設計的先進技術。
聯電的22奈米製程與原本的28奈米高介電係數/金屬柵極製程縮減10％的晶粒面積、擁有更佳的功率效能比，以及強化射頻性能等特點。另外也提供了與28奈米製程技術相容的設計規則和相同的光罩數的22奈米超低功耗 （22uLP）版本，以及22奈米超低洩漏 （22uLL）版本。此22uLP和22uLL所形成的超級組合，可支援1.0V至0.6V的電壓，協助客戶在系統單晶片（SoC）設計中同時享有兩種技術的優勢。
22奈米製程平台擁有基礎元件IP支援，為市場上各種半導體應用，包括消費性電子的機上盒、數位電視、監視器、電源或漏電敏感的物聯網晶片（附帶藍牙或WiFi）和需要較長電池壽命可穿戴式產品的理想選擇。
|
|
